digital logik systemer kan designet til brug på Field Programmable Gate Arrays ( FPGA ) eller på applikationsspecifikke integrerede kredsløb ( ASIC) . Systemudviklere skal vælge mellem enten enhed, med omkostninger er en væsentlig faktor i denne beslutning . Men der er andre faktorer, der spiller ind i denne beslutningsproces . Begge enheder kan have deres kvaliteter målt i strømforbrug, hastighed og område. Forskellen mellem disse benchmarks er kendt som afstanden mellem hver enhed. Ting du skal
Digital logik design software, såsom Altera Quartus II
Vis Flere Instruktioner
1

Læg den digitale logik design software ved at klikke på dens ikon . Load et digitalt kredsløb , du ønsker at gennemføre på enten en FPGA eller ASIC. Under projektet egenskaber , vælge en FPGA enhed. Byg projektet ved at trykke på " Build "-knappen på softwarens værktøjslinje . Den software konverterer dit projekt til en mellemform , der kan programmeres til enten en FPGA eller ASIC. Projektet build sammendrag indeholder et væld af oplysninger om bygge, og kan bruges til at måle forskellene mellem FPGA'er og ASICs . Når du har bygget projektet vil et projekt resumé vises af softwaren. Gem dette dokument og gentage dette trin , ændre enheden til ASIC. Du har nu to rapporter du kan sammenligne .
2

Mål afstanden mellem arealet af FPGA'er og ASICs . Kløften er forskellen i størrelsen af ​​en implementeret digitale kredsløb på en FPGA og ASIC. Denne måling er typisk rapporteret som et forhold af området mellem en FPGA og en ASIC . Området er en måling af antallet af grundlæggende logiske byggesten , der udgør en komplet digital kredsløb . Disse blokke er indberettet af digital logik design software i projektet build resumé. I gennemsnit kræver FPGA'er 30 gange mere areal end en ASIC .
3

Mål afstanden mellem hastigheden på en FPGA og en ASIC . Dette er forskellen i den kritiske vej forsinkelse begge enheder. Den kritiske vej forsinkelse er den tid, det tager for et signal at krydse den længst mulige vej gennem logiske gates . Den kritiske vej forsinkelse kan findes i " Timing " i projektet build resumé . I gennemsnit er FPGA'er omkring tre gange langsommere end ASICs .
4

Mål afstanden mellem magt forbruges af en FPGA og en ASIC . Design software kan bruges til at simulere strømforbrug . For eksempel har Altera Quartus II et modul kaldet PowerPlay Tidlig Power Estimator og Power Analyzer , som kan anvendes til at estimere strømforbrug en enhed . I gennemsnit forbruger en FPGA 12 gange så meget strøm som en ASIC .