Mange kandidat - og bachelor - niveau kurser i Very Large Scale Integration - VLSI - har projekterne vedrørende et eller flere aspekter af mikroprocessor design. Fokus for disse projekter er at afprøve den studerendes evne til at anvende den teoretiske viden i en praktisk miljø. Sådanne projekter hjælpe den studerende opnå erfaring med software og værktøjer, der anvendes i VLSI design. Målet bør være at holde projekterne simpelt nok således at den studerende kan gennemføre dem inden for en rimelig tid , og samtidig præsentere en udfordring for de studerende til at tænke ud over lærebog. Simple Reduceret Instruction Set Computing - RISC - Processor
I dette projekt forventes den studerende at skabe en meget simpel RISC processor. Posten behandler seks instruktioner: tilføje , trække fra, gange, dividere , belastning og butik. Antag, at der er tre registre : R1 , R2 og R3 . De aritmetiske operationer - nemlig tilføje , trække fra, gange og dividere - udføres på de værdier der er lagret i registrene R1 og R2. Derfor før du udfører operationen, skal de registre, der indlæses. Udgangen af operationen vil blive gemt i register R3 . Inden du udfører en ny operation , skal værdien af R3 lagres i hukommelsen.
Til dette projekt skal en hukommelse gennemføres. Hukommelsen kan opdeles i data og instruktion portion hhv . RISC -processor skal læse vejledningen af undervisningen - hukommelse fra adresse 0x0 gennem en maksimal værdi , og udføre de tilsvarende handlinger. Hukommelse kan læsses med et sæt af instruktioner for prøvning .
Pipelined RISC Processor
I dette projekt bør RISC processor ovenstående gennemføres som et rør foret processor . En typisk RISC processor har fem rør -line etaper : "Hent ", " Decode ", "Udfør ", "Memory " og " Skriv Back" . Pipe -foring tillader flere anvisninger til at være aktive på samme tid og dermed forbedre systemets ydeevne.
Pipe -foret processorer kan lide af bobler eller tid cyklusser, hvor noget nyttigt operation udføres. I en ideel processor pipe -line , antages det i alle faser af rørledningen komplet i én gang - cyklus , og der er ingen afhængighed af én instruktion på den anden. Men nogle gange resultatet af den foregående instruktion kan være nødvendige for den næste instruktion . I sådanne tilfælde kan der ikke nyttigt operation udføres, før den tidligere instruktion fuldført. Studerende, der ændrer processor arkitektur for at minimere disse døde cykler kan gives yderligere kredit .
Performance Analyse af aritmetik Units
Til dette projekt forskellige implementeringer af de aritmetiske funktioner kan studeres for gate- count versus ydelsesmæssige fordele . For eksempel kunne adder gennemføres som en krusning - carry adder eller en carry -look -ahead adder . En krusning -carry adder krusninger carry fra en tilsætning stadie til et andet , og det endelige resultat er tilgængelig, når den sidste fase har udført tilføjelsen. Denne adder er langsom i den forstand, at det tager mange cykler til det resultat at være til rådighed . Dog kan ripple - carry adder gennemføres med et lavt gate- count.
Carry -look -ahead adder bestemmer værdien af carry af en tilføjelse i forvejen. Da carry værdi beregnes i forvejen , kan adderen beregne resultatet i færre cyklusser . Men carry -look -ahead adder udfører flere beregninger og dermed står højt på gate- count.
Multiplikator kunne gennemføres som en Booth multiplikator eller et skift -add baseret multiplikator. Skiftet -add baserede ordningen er det almindelige papir -og blyant metode skiftende og tilføjer , indtil resultatet er afsluttet. Den Booth multiplikator repræsenterer multiplikator på en mere optimal måde at opnå en væsentlig reduktion af antallet af nødvendige tilføjelser. Derfor tager det mindre antal tidscykler at beregne det endelige resultat.
Simple cachecontroller
En simpel cachecontroller kan bygges. Cachecontroller kunne være fire-vejs set- associativ , med en mindst nyligt brugt - LRU - baseret erstatning politik. Når en cache blok skal udskiftes , har den primære politik vælger mindst nyligt brugt cache blok, og erstatter denne blok.
En fire-vejs set- associative cache , kan hver memory blok skal placeres i en af fire steder i cachen . Sammenlignet med den direkte -mapped cache hvor hver memory blok kan placeres på præcis ét sted i cachen , fire-vejs set- associative cache giver mere fleksibilitet for blokken placering og tilsvarende bedre cache performance.
cachen bør gennemføres med både write -back og skrive - gennem politikker . Når data i cachen er ændret, anvendes write -back politik opdaterer hovedhukommelsen , når cache blokken er udskiftet. På den anden side , skrive -through politiske opdaterer hovedhukommelsen hver gang data i cachen er ændret .
Simple Cache sammenhængende system
En simpel to- processor cache sammenhængende system med en modificeret -eksklusiv - delt ugyldig -baserede ordning kan gennemføres. Hver processor vil have sin egen cache-hukommelse. I denne ordning kan en linje eller blok af cache-hukommelse være i en af de fire stater , nemlig "modificeret ", " eksklusiv ", " delt " eller "ugyldig ". En linje er i " modificeret " tilstand , hvis dataene i denne linje er kun gyldig i cachen på processoren. En linje er " eksklusive" , hvis dataene i denne linje er til stede i cachen af processoren samt i hovedhukommelsen. En linje er "delt ", hvis dataene er gyldige i cachen for begge processorer . En linje er "ugyldig ", hvis oplysningerne ikke er gyldig i cachen på processoren.
Både directory -baserede cache sammenhæng og snagen -baserede cache sammenhæng bør gennemføres og skalerbarhed for hver algoritme med stigende antal af processorer bør undersøges . En mappe -baserede cache sammenhæng mekanisme opretholder et bibliotek af staten cachen i hovedhukommelsen. Denne mappe er derefter bruges til at sende beskeder til processoren om status for hver enkelt cache blok. I en snuse -baseret ordning , hver ændring af cache blok resulterer i en udsendelse mekanisme, hvorved caches i de andre processorer får besked om ændringen i cachen blokken.
