Pipeline stalls opstår, når CPU'en har brug for resultatet af en tidligere instruktion for at behandle en anden. Dette kan ske af en række årsager, såsom:

* Dataafhængighed: Den næste instruktion afhænger af resultatet af den forrige instruktion. For eksempel kan en tilføjelsesinstruktion ikke udføres, før de to numre, der skal tilføjes, er blevet indlæst i CPU'en.

* Ressourcekonflikt: Den næste instruktion har brug for en ressource, der i øjeblikket bruges af den forrige instruktion. For eksempel kan to instruktioner ikke få adgang til den samme hukommelsesplacering på samme tid.

* Fejludsigelse af branche: CPU'en forudsiger, at en greninstruktion vil gå den ene vej, men den går faktisk den anden vej. Dette kan få CPU'en til at hente og udføre de forkerte instruktioner.

Rørledningsbås kan have en betydelig indflydelse på ydeevnen. Ved at reducere antallet af pipeline-stop kan CPU'en forbedre dens gennemløb og effektivitet.