Niveau 1 cache (L1 cache):
- Niveau 1 cache er den mindste og hurtigste cache, bestående af en lille mængde statisk RAM (SRAM), der er integreret i CPU'en.
- Det er normalt placeret på samme chip som CPU'en, hvilket giver mulighed for ekstremt korte dataadgangstider.
- Typisk er L1-cachen opdelt i to separate sektioner, en til instruktioner og en til data, for at forbedre ydeevnen og reducere problemer med cache-sammenhæng.
- På grund af sin lille størrelse rummer L1-cachen typisk kun nyligt brugte data eller kode, og den bliver konstant opdateret og opdateret for at maksimere effektiviteten.
Niveau 2 cache (L2 cache):
- Niveau 2-cachen er større end L1-cachen, men stadig mindre end L3-cachen.
- Det er generelt bygget ved hjælp af SRAM, men nogle systemer kan bruge en kombination af SRAM og dynamisk RAM (DRAM) for at balancere omkostninger og ydeevne.
- L2-cachen fungerer som et sekundært lagerniveau for data og instruktioner, der ikke findes i L1-cachen.
- Typisk er L2-cachen integreret i CPU'ens die eller er placeret meget tæt på den, men ikke direkte på selve CPU-chippen, hvilket betyder, at den har lidt længere adgangstider sammenlignet med L1-cachen.
- L2-cachen reducerer også frekvensen af adgang til den langsommere L3-cache eller hovedhukommelsen.
Niveau 3 cache (L3 cache):
- Niveau 3 cache er den største af de tre niveauer og findes kun i visse højtydende computersystemer, såsom gaming pc'er og servere.
- Det kan variere i størrelse fra nogle få megabyte (for lavere systemer) til snesevis af megabyte (til avancerede systemer).
- L3-cachen er typisk bygget ved hjælp af DRAM, hvilket gør den langsommere end L1- og L2-cachen, men stadig hurtigere end hovedhukommelsen.
- Hovedformålet med L3-cachen er at reducere frekvensen af adgang til den meget langsommere hovedhukommelse og at give yderligere båndbredde til dataintensive applikationer og opgaver som videoredigering eller videnskabelige simuleringer i stor skala.
- Typisk deles L3-cachen mellem alle kernerne i et multi-core- eller multiprocessorsystem, hvilket gør det muligt for alle kernerne at få adgang til de cachelagrede data fra en større pulje.
