``` vhdl

bibliotek IEEE;

brug IEEE.STD_LOGIC_1164.all;

enhed AND_gate er

havn (

A:i STD_LOGIC;

B:i STD_LOGIC;

Y :ud STD_LOGIC

);

ende AND_gate;

arkitektur Adfærd af AND_gate er

begynde

Y <=A og B;

ende adfærdsmæssige;

```