I CMOS-teknologien (Complementary Metal-Oxide-Semiconductor) har ændring af en PMOS-transistor (P-type Metal-Oxide-Semiconductor) til en NMOS-transistor (N-type Metal-Oxide-Semiconductor) og vice versa specifikke effekter på kredsløbets funktionalitet og adfærd. Her er, hvad der sker, når du foretager denne ændring:

CMOS-inverter:

- PMOS til NMOS: Hvis du udskifter PMOS-transistoren i en CMOS-inverter med en NMOS-transistor, vil outputlogikken blive inverteret. NMOS-transistoren tænder, når input er LAV, trækker udgangen HØJ, og den vil slukke, når indgangen er HØJ, hvilket efterlader udgangen LAV. Dette skaber en NOT gate-funktion.

- NMOS til PMOS: Omvendt, hvis du erstatter NMOS-transistoren i en CMOS-inverter med en PMOS-transistor, vil outputlogikken stadig blive inverteret, men input-output-forholdet vil blive byttet om. PMOS-transistoren tænder, når input er HØJ, trækker udgangen LAV, og den vil slukke, når input er LAV, og efterlader udgangen HØJ. Dette skaber også en NOT gate-funktion.

CMOS NAND Gate:

- PMOS til NMOS: Udskiftning af PMOS-transistorerne i en CMOS NAND-gate med NMOS-transistorer vil resultere i en NOR-gate. Når begge indgange er LAVE, vil begge NMOS-transistorer være ON, hvilket giver en vej med lav modstand til jord, og udgangen vil være HØJ. Når en af ​​indgangene er HØJ, vil mindst én af NMOS-transistorerne være OFF, hvilket resulterer i en højmodstandsvej til jord, og udgangen vil være LAV.

- NMOS til PMOS: På den anden side, hvis du udskifter NMOS-transistorerne i en CMOS NAND-gate med PMOS-transistorer, vil det stadig være en NAND-gate, men input-output forholdet vil blive inverteret. Når begge indgange er HØJ, vil begge PMOS-transistorer være OFF, hvilket afskærer højmodstandsvejen til VDD, og ​​outputtet vil være LAVT. Når begge input er LOW, vil mindst én af PMOS-transistorerne være ON, hvilket skaber en lav-modstandsvej til VDD, og ​​outputtet vil være HØJ.

CMOS NOR Gate:

- PMOS til NMOS: Udskiftning af PMOS-transistorerne i en CMOS NOR-gate med NMOS-transistorer vil resultere i en NAND-gate. Når begge indgange er HØJ, vil begge NMOS-transistorer være ON, hvilket afskærer vejen med lav modstand til jord, og udgangen vil være LAV. Når begge input er LAV, vil mindst én af NMOS-transistorerne være OFF, hvilket skaber en vej med lav modstand til jord, og outputtet vil være HØJ.

- NMOS til PMOS: På samme måde, hvis du erstatter NMOS-transistorerne i en CMOS NOR-gate med PMOS-transistorer, vil det stadig være en NOR-gate, men med et inverteret input-output forhold. Når begge indgange er LAVE, vil begge PMOS-transistorer være ON, hvilket giver en vej med lav modstand til VDD, og ​​outputtet vil være HØJ. Når begge input er HØJ, vil mindst én af PMOS-transistorerne være OFF, hvilket resulterer i en højmodstandsvej til VDD, og ​​outputtet vil være LAVT.

Sammenfattende ændrer PMOS til NMOS eller omvendt i CMOS-porte det logiske input-output-forhold for porten. Det kan invertere outputtet, transformere gatetypen (f.eks. NAND til NOR, inverteren til NOT), eller ændre inputbetingelserne for HØJ/LAV udgangstilstande. Korrekt analyse og forståelse af disse ændringer er nødvendig, når man designer og analyserer CMOS-kredsløb.