Reduceret Instruction Set Computing ( RISC ), er en CPU design koncept , der søger gevinster i magt som et trade- off for forenklede anvisninger. Dette design filosofi er direkte imod Complex Instruction Set Computing ( CISC ), som er grundlaget for de x86 stil processorer i langt de fleste hjemme-pc'er og bærbare computere. Performance- Oriented

opførelsen af ​​RISC-processor er sådan, at performance er prioriteten , snarere end rå magt . Når RISC og CISC blev udviklet , en flaskehals i mikroprocessorer var magt, hvilket betyder, at CISC vandt ud og effektive , resultatorienterede chips blev brugt mindre og mindre. RISC kom tilbage ind i mode , når det er nødvendigt øges til chips , der gør effektiv brug af bærbart batteri.
Mindre Alsidig

Siden instruktion sæt er så simpelt, som er , en instruktion per cyklus , RISC-processorer tendens til at blive bedre bruges til simple og repetitive logiske operationer. CISC processorer er virkelig " allround ", hvilket betyder at de kan pipeline flere anvisninger på en gang uden en præference for enklere eller mere komplekse applikationer. RISC-processorer skal programmeres på en meget bestemt måde.
Enklere

resultatorientering af RISC-arkitektur er på grund af sin enkle og effektive instruktionssæt . Denne enkelhed betyder, at RISC-processorer er lettere at designe og billig at producere , hvilket gør dem ideelle til specialbyggede og billigt computing maskiner , der udfører gentagne instruktioner.
Long Instruction Strings
< p> RISC-processorer kan tilpasses til at køre CISC- stil instruktion strenge, men de er utroligt ineffektive på at gøre det. Da en RISC-processor kun kan håndtere én instruktion string ad gangen , kode skal være mere opdelte , og derfor mere kompliceret.