Meget høj hastighed integrerede kredsløb Hardware Description Language, eller VHDL, er en modellering sprog, der bruges til at beskrive kredsløb. Det bruges til at teste logik , der simulerer , for eksempel en maskine , og er mest almindeligt anvendt som en del af designprocessen . VHDL kan også bruges som et programmeringssprog for tekst - behandlingsprogrammer . Inden for en VHDL test eller et program , vejlede sekventielle udsagn processen skrider frem i en bestemt rækkefølge. Designing Maskiner

udviklere bruger VHDL henblik på at udforme teoretiske kredsløb, der kan syntetiseres og konfigureres til en egentlig kredsløb for en reel maskine . Når skrevet, VHDL ligner andre programmeringssprog ved hjælp af kommandoer og logiske porte, hvilken proces data og derefter styre processen eller programmet på det næste logiske skridt . Det ofte udnytter boolesk logik eller logik er baseret på "afgørelser" , som kan besvares i skarp modsætninger , såsom " off " og " on" , "ja" og "nej ", " . Falsk " eller "sand" og < br >
beskriver Machines

VHDL beskriver systemet , hvorpå en programmør kan bygge en maskine, men i abstrakte vendinger. Senere kan disse abstrakte begreber blive kortlagt som egentlige kredsløb , men i løbet af de første kodning, opretter programmører en strøm af data eller oplysninger , der bevæger sig i henhold til en algoritme eller et flow sti. Hjælp af en algoritme bearbejder information gennem denne algoritme , giver et svar, og det svar bestemmer derefter det næste skridt i processen. I strømningsveje , ankommer data på en logisk gate som derefter beslutter , baseret på boolsk logik, hele det næste skridt . Disse næste skridt er kontrolleret af sekventielle erklæringer , der er fastsat i en bestemt , forudbestemt rækkefølge og vejlede data eller oplysninger i nævnte rækkefølge.
Sequential Erklæringer

En sekventiel sætning bruges i kroppen af ​​fremgangsmåden beskrevet i VHDL fil . Den sekventielle erklæring thusly opkaldt grund , der underviser redegørelse skal udføres sekventielt , og denne ordre er sat under programmeringen af processen. Som en VHDL fil læses fra top til bund , er sekventielle udsagn , der vises mod toppen udført først , med den efterfølgende opgørelser udført som de er nået, bevæger sig nedad .
Betingelser
< br >

Sekventielle udsagn begynde med angivelse af en betingelse. Denne tilstand repræsenterer den booleske logik binære valg, og begynder udførelsen af erklæringen baseret på værdien bestemmes af tilstanden. For eksempel kan tilstanden repræsenterer "sande" eller "falsk ", og om de data eller oplysninger er faktisk sandt eller falsk bestemmer reden sekventielle opgørelse , hvilket data eller oplysninger gennem resten af processen.
< br >