Verilog , en hardware -deskriptor sprog, der bruges til at generere digitale kredsløb til programmerbare chips , kan bruges til at skrive koden , der beskriver digitale kredsløb , simulere kredsløb adfærd og program hardware. Et godt eksempel på et simpelt Verilog kredsløb er én, der skaber en puls efter en kort forsinkelse . Du kan skrive en Verilog program, der udretter dette med et par linjer kode uden nogen forudgående erfaring med programmering. Ting du skal
Verilog Integrated Development Environment (IDE ), såsom Altera Quartus II
Vis Flere Instruktioner
1
Åbn Verilog IDE og oprette et nyt projekt ved klikke på " Filer" og derefter vælge " Nyt projekt Wizard. " Et projekt skabelse vises. Vælg et navn og bibliotek for dette projekt. For eksempel kan du navngive projektet " forsinkelse" og placere den i mappen " C: . \\ Verilog Projekter "
2
Tryk på " Næste" knappen for at bevæge sig gennem resten af siderne , forlader alle indstillingerne på deres standardindstillinger. Tryk på knappen "Udfør" for at oprette projektet.
3
Vælg " Filer" og derefter "Ny " for at åbne en fil skabelse vindue . Vælg " Verilog HDL File" og tryk på " OK" knappen for at tilføje en ny Verilog fil til projektet. Et tomt Verilog fil vises i brødteksten editor vinduet.
4
Definer en ny " modulet" , der har samme navn som projektet. Dette modul vil huse hele koden for forsinkelsen puls program. Når du definerer et modul , kan du også definere nogle parametre såsom input og output. Forsinkelsen modul skal to parametre : et taktsignal og en udgang til den genererede puls . Skriv følgende for at definere modul med disse parametre : Hej
modul forsinkelse (ur , puls ),
5
Definer to signaler: et input clock signal og et output puls signal. Kloksignalet bruges til at tælle en kort sekvens før sender et impulssignal gennem udgangen . Dette giver dig mulighed for at tid en forsinkelse baseret på antallet af klokovergange der opstår. Skriv følgende signal definitioner:
input ur, output puls ,
6
Definer et register , der gemmer det aktuelle antal klokovergange der har fundet sted . Da dette register bruges til at tælle antallet af overgange , et godt navn for den er " tælle ". Skriv følgende for at definere og initialisere dette register : Hej
reg count , indledende begynde count = 0 ;
7
Skriv følgende udtalelse til at udføre en række handlinger med hvert kryds af uret signal : Hej
altid @ (posedge ur)
8
øg " tælle "register efter én med hver overgang af uret : Hej
count <= count + 1 ,
9
Test for at se, hvis" count " register er lig 10 , eller nogle anden arbitrær værdi . Dette er, hvordan du kan tid din forsinkelse puls. Pulsen kun udsendes efter et bestemt antal klokovergange . Hvis klokfrekvensen er 10 cyklusser per sekund , så impuls genereres efter et sekunds forsinkelse . Du kan teste " count" registrere ved hjælp af en "hvis" erklæring , som følgende : Hej
if ( tæller == 10)
10
Placer en enkelt bit på " puls " udgangssignal ved at skrive : Hej
puls <= 1'b1 ;
11
Afslut " hvis " erklæring med følgende erklæring : Hej
ende < br >
12
End modulet med følgende erklæring : Hej
endmodule
13
Kompiler og teste din kreds. Dette kredsløb frembringer en impuls , der varer en enkelt ur overgang . Pulsen kun genereret efter en forudbestemt forsinkelse , i dette tilfælde 10 klokovergange . Du kan ændre denne værdi til tid pulsen generation til at matche dine kriterier .
