CPU -cachen, der indeholder data, der venter på at komme ind i CPU'en, betragtes typisk ikke som et separat cache -niveau, men snarere en del af CPU's interne struktur , ofte inden for eksekveringsenheden eller tæt forbundet med det.

Her er hvorfor:

* cachehierarki: CPU -cacher (L1, L2, L3) er primært designet til at indeholde data, som CPU kan Brug snart, baseret på lokalitetsprincipper. De gemmer typisk ikke data ", der venter på at indtaste" CPU'en.

* Dataflow: Når data hentes fra hukommelsen, bevæger de sig gennem cachehierarkiet (hvis det er til stede) og til sidst når CPU's interne registre. Disse registre holder dataene umiddelbart før og efter udførelse.

* Instruktionsrørledning: Moderne CPU'er bruger pipelining, hvor flere instruktioner behandles i forskellige faser samtidigt. Dette betyder, at data hentet fra hukommelsen kan være til en instruktion længere nede på rørledningen, ikke den, der i øjeblikket udføres.

Selvom der ikke er et specifikt cache -niveau for data, der venter på at komme ind tid.