Her er koden.

``` vhdl

-- VHDL-kode for en NOR-port

-- Definer enheden

enhed NOR_gate er

havn (

A, B:i std_logic;

Y :ud std_logic

);

ende NOR_gate;

-- Definer arkitekturen

arkitektur Opførsel af NOR_gate er

begynde

Y <=ikke (A eller B);

ende adfærdsmæssige;

```